Os processadores Arrow Lake fazem parte da próxima geração de produtos da Intel a chegar ao mercado em 2024
. Um vazamento de uma tabela sobre conjuntos de instruções computacionais revelam que os Arrow Lake para computadores de mesa devem ter instruções diferentes dos modelos voltados para notebooks.

A informação foi encontrada e divulgada no X ( Twitter
) pelo usuário InstlatX64, apontando diferenças na forma como essas CPUs vão trabalhar. Os Arrow Lake-S, para desktops, podem contar com os conjuntos de AVX-VNNI-INT16, SHA512, SM3, SM4 e LBR Event Loggin. Por outro lado, as versões mobile não terão suporte a essas tecnologias.

Ainda não há detalhes sobre o motivo da ausência desses recursos para os processadores de notebooks. No entanto, uma das possíveis explicações é relacionada ao fato de que os novos núcleos de baixo consumo (LP E-Cores)
não têm suporte a esses tipos de instruções, impossibilitando a adição dos mesmos.

–
Canaltech no Youtube: notícias, análise de produtos, dicas, cobertura de eventos e muito mais! Assine nosso canal no YouTube
, todo dia tem vídeo novo para você!
–

According to the 50th Future ISA Guide, this time #ArrowLakeH
C065x mobile has different ISA than the #ArrowLakeS
C066x desktop #AVX_VNNI_INT16
, #SHA512
, #SM3
, #SM4
https://t.co/5nUqDcnoDl
pic.twitter.com/Yf1dvLBNOY

— InstLatX64 (@InstLatX64) October 30, 2023

Instruções segurança e IA

A partir disso, é possível entender que os Arrow Lake-S para computadores de mesa não devem usar núcleos de baixo consumo em sua microarquitetura. Na verdade, isso já era algo esperado, visto que esse tipo de estrutura faz muito mais sentido em máquinas portáteis por questões de bateria e eficiência energética. CPUs de desktops não precisam tanto desse cuidado e podem mirar em mais performance bruta.

Vale destacar que as instruções AVX-VNNI-INT16 são relacionadas a redes de vetores neurais para acelerar aplicações com redes convolucionais, ou seja, para melhorar o desempenho de fluxos de trabalho sobre deep learning
e inteligência artificial.

Já os conjuntos SHA512, SM3 e SM4 fazem parte de instruções pautadas em segurança. Essas tecnologias aceleram um grupo de algoritmos para criptografia de dados sensíveis. Por fim, o LBR Event Login faz parte do Intel Last Brench Record, que captura informações sobre a ramificação de processos executados na máquina para que os desenvolvedores possam entender o fluxo de dados e identificar problemas de gargalos e realizar análises.

Leia a matéria no Canaltech
.

Trending no Canaltech: